系統(tǒng)概述
Dais-CMX16+現代計算機組成原理與系統(tǒng)結構是以廣受贊譽的經典產品Dais-CMH+為基礎研制的第三代面向教學實踐領域的計算機應用類實驗系統(tǒng)。該系統(tǒng)字長16位，以系統(tǒng)結構與原理組成為基礎，綜合接口應用，涉及CPLD/FPGA器件設計，知識面寬、適用范圍廣泛。
體系結構
系統(tǒng)可按通用計算機的標準設計原理計算機，把模型機的構造特性與8086/8051相兼容。系統(tǒng)對于“定長指令”僅從指令格式分類的角度舉例驗正，動態(tài)的體系結構徹底擺脫了非標準實驗環(huán)境下特定和虛構的不規(guī)范語言給原理計算機語言教學實踐活動所帶來的困擾。
指令構造
Dais-CMX16+的指令格式采用“變長指令字”結構，不同指令操作碼不完全相同，操作碼的位數不固定，結構靈活，減少指令碼冗余，提高執(zhí)行效率，能充分利用指令碼所有位，*多可以設計256條指令。在達愛思通用匯編器的支撐下，既可設計屬于您自己的個性化指令系統(tǒng)，亦可設計成與16/8位微處理器兼容的標準指令系統(tǒng)，為模型計算機的通用化設計構建了一個可操作平臺。
微控制器
Dais-CMX16+運用“PLA”理念，用存儲器邏輯與組合邏輯相結合的方法構造微控制器，根據程序需要自動變更當前控制邏輯，對于使用頻率高的簡單指令以及很有用又不復雜的指令選擇組合邏輯，遇復雜的、不規(guī)整需擴充的指令選擇存儲器邏輯，從而實現動態(tài)計算機體系結構。
后續(xù)微址
微程序控制器中隱含后續(xù)微地址（BAF），采用斷定法，由轉移控制段BCF（2位）規(guī)定后續(xù)微地址形成方式，支持順序執(zhí)行（uPC+1），進位位轉移，零標志轉移，無條件轉移，在取指周期以操作碼形成后續(xù)微地址。
時序層次
Dais-CMX16+擁有一個周期、節(jié)拍、脈沖組成的三級時序系統(tǒng)。以取指周期為始設了四個狀態(tài)觸發(fā)器，在組合邏輯控制中，該觸發(fā)器為1，控制器進入那個機器周期的微操作。系統(tǒng)按序定拍，隨機器周期動態(tài)變更節(jié)拍發(fā)生器，在非取指周期產生T1→T3→T4三拍制節(jié)拍發(fā)生器，在取指周期產生T1→T2→T3→T4四拍制發(fā)生器。
*的軟硬件環(huán)境
實時部件顯示：各部件單元都以計算機結構模型布局，清晰明了，各部件均有七段數碼管顯示其十六進制內容。兩個數據流方向指示燈以直觀反映當前數據的來源與目標去向。即使不借助PC機也可實時觀察數據流狀態(tài)，判斷其正確性，提供一目了然的實驗環(huán)境。
開放式設計：系統(tǒng)支持三種實驗電路構造方式，即實驗單元電路的硬布線連接方式、單元電路的控位連接方式和實驗電路“軟連線”方式。對于實驗單元電路的硬布線連接方式，可采用雙頭實驗導線從零開始在擴展區(qū)域逐一搭起一個實驗電路；對于各單元電路的控位連接，只需使用雙頭實驗導線在單元電路控位與控制信號之間對應連接，就可構造出實驗所需的部件控制電路；亦可使用可編程邏輯器件在線設計下載實驗電路，實現實驗電路的“軟接線”。
邏輯分析：對于教師而言，不難體會要講清時序關系是不容易的，而學生理解并利用時序關系則難上加難。而由于現代集成技術的迅猛發(fā)展，在實際工作中需要更多的利用邏輯分析工具進行時序分析。達愛思計算機組成原理教學實驗系統(tǒng)具備邏輯分析功能，老師可通過電化教學設備向學生現場展示指令與時序的關系，讓學生在實驗時直觀地觀測到指令與時序的關系，有效的提高教學效果。
靈活的多操作方式
Dais-CMX16+以高性能MCU為核心組成系統(tǒng)的操作與控制平臺，自帶鍵盤、LCD顯示，配備強大的集成開發(fā)環(huán)境，擁有前后臺雙環(huán)境支持，跟蹤運行軌跡、受理中斷請求、變更控制模式、捕捉現場信息。
主流處理器的多總線結構
系統(tǒng)采用多總線結構，分別是數據總線、指令總線、微總線。這種三者分離并行的總線結構，遇取指周期可以并行完成操作數的存取，在當前指令結束后的*微周期可直接進入下一條指令的取指操作，通過微總線形成電路解釋與執(zhí)行的后續(xù)微址，因此指令總線與微總線的主要仼務是預取指與后續(xù)微址的預處理。
FPGA開發(fā)支持，提供所有VHDL例程
系統(tǒng)可選配Xilinx的XCV200擴展板，具有20萬門大規(guī)模FPGA用于CPU模型的設計，16位64K的RAM用于存放用戶程序及數據。學生將設計好的CPU模型下載到FPGA，并將需要運行的程序下載到RAM，根據先易后難的實踐思路逐步完成16位機、32位機的設計。
單元實驗項目
運算器實驗
通用寄存器實驗
準雙向I/O口實驗
地址總線組成實驗
十六位數據總線實驗
存儲器讀寫實驗
指令總線運用實驗
中斷控制實驗
微控制器實驗
時序部件實驗
FPGA設計實驗（需選配Altera擴展板）
采用20萬門FPGA器件EP1C12Q240C8N與16位64K的RAM，構成模型計算機CPU+程序數據存儲器。
16位ALU實驗
16位寄存器實驗
16位指令計數器PC實驗
中斷控制實驗
手動綜合示教實驗
8086微控制器示教實驗
模型機及硬布線控制器實驗
基本模型機的設計與實現
分段模型機的設計與實現
帶移位運算的模型機的設計與實現
復雜模型機的設計與實現
流水模型機的設計與實現
基于RISC處理器構成模型機實驗
基于重疊技術構成的模型機實驗
中斷模型機的設計與實現
PLA綜合模型機的設計與實現
通用計算機實驗
MCS-51單片機的設計與實現
8086微處理器的設計與實現
計算機組成技術實驗（需選配CMIO擴展板）
61C256存儲器擴展
8253定時／計數器擴展
8251串行通信擴展
8259中斷控制器擴展
8237可編程DMA控制器擴展
